CXL 4.0規(guī)范發(fā)布,采用PCIe 7.0技術(shù)將鏈路帶寬提升至128GT/s,相比前代翻倍。新增原生x2寬度概念、捆綁端口和4個(gè)重定時(shí)器支持,可將鏈路距離擴(kuò)展至多機(jī)架配置。該技術(shù)針對(duì)多機(jī)架AI服務(wù)器需求,通過(guò)PCIe總線(xiàn)實(shí)現(xiàn)內(nèi)存池共享連接。支持GPU高帶寬內(nèi)存作為T(mén)ype 2設(shè)備與主機(jī)處理器共享內(nèi)存空間,預(yù)計(jì)2026-2027年實(shí)現(xiàn)商用部署。
PCIe總線(xiàn)是連接x86服務(wù)器、PC和筆記本電腦核心處理器與外設(shè)的重要技術(shù)。隨著CPU和GPU性能提升,PCIe標(biāo)準(zhǔn)也在不斷演進(jìn),每一代帶寬都會(huì)翻倍。目前PCIe 4.0和5.0已廣泛應(yīng)用,首批6.0外設(shè)開(kāi)始推出。即將到來(lái)的PCIe 7.0將提供128GT/s傳輸速率,可能采用光互連技術(shù),主要面向超大規(guī)模數(shù)據(jù)中心和高性能計(jì)算領(lǐng)域。PCIe 8.0的初步開(kāi)發(fā)已啟動(dòng),預(yù)計(jì)傳輸速率將再次翻倍。